AMD představilo serverový procesor s 256 jádry, prodej začne ve čtvrtém čtvrtletí

AMD na své konferenci Advancing AI, která proběhla 22. a 23. července v San Franciscu, představilo šestou generaci serverových procesorů EPYC. Řada nese označení 9006 a kódové jméno Venice, staví na jádrech Zen 6 a nejsilnější kus zvládne 256 jader a 512 vláken v jedné patici. Do prodeje se ale dostane až ve čtvrtém čtvrtletí.

Co je uvnitř

Nejvyšší model má 256 jader a se zapnutým SMT, tedy dvěma vlákny na jádro, obslouží 512 souběžných vláken. Pátá generace EPYC s kódovým jménem Turin se zastavila na 192 jádrech, takže přírůstek je zhruba třetinový.

Paměťový řadič obsluhuje šestnáct kanálů na patici. AMD u nich uvádí podporu modulů MRDIMM druhé generace s přenosem 12,8 GT/s a vedle toho běžných DDR5-8000. Šestnáct kanálů po 12,8 GT/s vychází při osmibajtové šířce sběrnice zhruba na 1,6 TB/s – a právě paměťová propustnost, ne počet jader, bývá u serverů s mnoha vlákny tím, co drží stroj zpátky.

Vstupně-výstupní část přešla na PCI Express šesté generace, ve dvoupaticové sestavě je linek až 160. Prakticky to znamená, kolik akcelerátorů a síťových karet lze na jeden stroj pověsit, aniž by si navzájem ukrajovaly propustnost.

Dvě různá jádra pod jedním jménem

Číslo 256 platí pro hustotní jádra Zen 6c, tedy variantu navrženou tak, aby se jich na křemík vešlo co nejvíc. Kdo potřebuje vyšší takty, sáhne po jiné části nabídky, která končí níž: model s 96 jádry se v boostu dostane na 5 GHz. Rozdíl není kosmetický. Stroj na obsluhu tisíců drobných požadavků a databázový server potřebují každý něco jiného a samotný počet jader je nerozliší.

Nabídka se navíc dělí dál. Vedle patice SP7 bude i levnější SP8, verze Venice-X s trojrozměrně skládanou vyrovnávací pamětí se čeká v roce 2027 a ve druhé polovině téhož roku ještě varianta Verano s pamětí LPDDR.

První velký čip na dvounanometrovém procesu

Venice se vyrábí u TSMC na uzlu N2. Zahájení sériové výroby AMD oznámilo už letos v květnu a označilo Venice za první procesorovou řadu pro náročné výpočty, která se na tomto uzlu vyrábí ve velkém.

Označení „2 nm“ je obchodní jméno uzlu, ne rozměr čehokoliv na čipu – tranzistory jsou fyzicky výrazně větší. Podstatná je změna jejich typu: místo dosavadních FinFETů nastupují tranzistory s hradlem obepínajícím kanál ze všech stran. Slibují menší svodové proudy a lepší chování při nízkém napětí, což u čipu se stovkami jader rozhoduje o tom, kolik z nich může běžet naplno současně.

Čísla od výrobce, ne z nezávislých testů

Proti generaci Turin slibuje AMD až o 70 procent vyšší výkon. Zhruba pětinu z toho má obstarat samotné jádro, zbytek dělá jejich počet. U jedné konkrétní zátěže, obsluhy zabezpečených požadavků v serveru Nginx, firma ukázala nárůst 1,2násobku. Proti serverům s procesory Vera od Nvidie uvádí 2,08násobek počtu jader na rack.

Všechna ta čísla pocházejí od AMD a týkají se úloh, které si samo vybralo. Nezávislá měření zatím nejsou, protože stroje se neprodávají. Rozdíl mezi sedmdesáti procenty v tiskové zprávě a 1,2násobkem v jedné ukázce je dobré vodítko k tomu, jak moc u těchto čipů záleží na konkrétní úloze.

Helios a akcelerátory

Vedle procesorů AMD ukázalo akcelerátory řady Instinct MI400 a hotovou rackovou sestavu Helios: 72 akcelerátorů MI455X a 18 procesorů EPYC v jedné skříni. Model MI430X míří na vědecké výpočty a AMD u něj uvádí 288 bilionů operací za sekundu v dvojité přesnosti. U Heliosu slibuje AMD proti sestavě Vera Rubin NVL72 od Nvidie až o 30 procent víc vygenerovaných tokenů na dolar. Opět vlastní číslo bez nezávislého ověření.

Odběratelé jsou domluvení. OpenAI podle AMD spustí první Helios ve čtvrtém čtvrtletí, Anthropic má odebrat akcelerátory MI455X s celkovým příkonem až dva gigawatty. Tady se zdroje rozcházejí v termínu: dřívější materiály k Heliosu mluvily o třetím čtvrtletí, tisková zpráva z konference už o čtvrtém. Samotná sestava je prý ve výrobě.

Co bude dál

AMD zároveň odkrylo plán na roky dopředu. Jádra Zen 7 pod jmény Florence, Ferrara a Fidenza mají přijít v roce 2028, Zen 8 s označením Ravenna až v roce 2030. Akcelerátory MI500 se čekají v roce 2027, MI600 o rok později.

Přes velkou show jde zatím spíš o oznámení než o uvedení na trh. Zajímavé bude, co ukážou nezávislá měření na podzim a jestli TSMC udrží dodávky z nového uzlu ve chvíli, kdy o stejnou výrobní kapacitu stojí i další zákazníci. Podklady: tisková zpráva AMD z 23. července, rozbor na Phoronixu a materiály serveru ServeTheHome.